1月5日，長(zhǎng)電科技宣布，公司XDFOI™ Chiplet高密度多維異構(gòu)集成系列工藝已按計(jì)劃進(jìn)入穩(wěn)定量產(chǎn)階段，同步實(shí)現(xiàn)國(guó)際客戶4nm節(jié)點(diǎn)多芯片系統(tǒng)集成封裝產(chǎn)品出貨，最大封裝體面積約為1500mm²的系統(tǒng)級(jí)封裝。

2021年7月，長(zhǎng)電科技推出面向Chiplet（小芯片）的高密度多維異構(gòu)集成技術(shù)平臺(tái)XDFOI™，利用協(xié)同設(shè)計(jì)理念實(shí)現(xiàn)了芯片成品集成與測(cè)試一體化，涵蓋2D、2.5D、3D Chiplet集成技術(shù)。

長(zhǎng)電科技XDFOI™不斷取得突破，可有效解決后摩爾時(shí)代客戶芯片成品制造的痛點(diǎn)，通過(guò)小芯片異構(gòu)集成技術(shù)，在有機(jī)重布線堆疊中介層（RDL Stack Interposer，RSI）上，放置一顆或多顆邏輯芯片（CPU/GPU等），以及I/O Chiplet和/或高帶寬內(nèi)存芯片（HBM）等，形成一顆高集成度的異構(gòu)封裝體。

目前，長(zhǎng)電科技XDFOI™技術(shù)可將有機(jī)重布線堆疊中介層厚度控制在50μm以內(nèi)，微凸點(diǎn)（µBump）中心距為40μm，實(shí)現(xiàn)在更薄和更小單位面積內(nèi)進(jìn)行高密度的各種工藝集成，達(dá)到更高的集成度、更強(qiáng)的模塊功能和更小的封裝尺寸。

封面圖片來(lái)源：拍信網(wǎng)