根據(jù)韓國媒體報道，三星近期在上海的一個半導(dǎo)體代工論壇上，公布了該公司在半導(dǎo)體代工業(yè)務(wù)的路線圖。盡管在該路線圖中包括2021年下半年將推出的第一代4納米芯片的量產(chǎn)計劃、2022年第二代4納米芯片的量產(chǎn)計劃，以及2023年第二代3納米芯片的量產(chǎn)計劃。但是，其中就是未包括了先前三星所宣布的，即將在 2022 年推出的第一代3納米芯片的生產(chǎn)計劃，這也引起了市場人士的猜測。

韓國媒體《BusinessKorea》的報道指出，針對三星在半導(dǎo)體代工的路線圖中，沒有公布第一代3納米芯片的生產(chǎn)計劃，一些韓國的分析師就指出，三星之所以沒有透露其第一代3納米芯片的量產(chǎn)計劃，可能是因為三星計劃先將3納米制程應(yīng)用于自己設(shè)計的芯片上，然后再將其用于客戶的芯片當(dāng)中。

報道表示，三星先前表示，其由3納米制程技術(shù)生產(chǎn)的芯片，相較于5納米制程技術(shù)所生產(chǎn)的芯片，在芯片的面積上將縮小35%，但是其運算效能則是提高了15%，而電池能能效則提高了30%。而相對于三星，全球最大的晶圓代工廠臺積電目前也在開發(fā)3納米制程技術(shù)，目標(biāo)是2022年開始進(jìn)入量產(chǎn)階段。

另外，三星預(yù)計在3納米制程技術(shù)中采用閘極全環(huán)（Gate-All-Around，GAA）技術(shù)，而非傳統(tǒng)的鰭式場效晶體管（FinFET）技術(shù)。 而其由GAA技術(shù)能將晶體管柵極和溝道的接觸面擴展到四個，在此情況下與現(xiàn)有的FinFET技術(shù)相比，這種技術(shù)借由增加一個邊接觸面來提高電流的效率。

報道強調(diào)，美國電子設(shè)計自動化（EDA）公司新思科技（Synopsis）在上個月宣布，已經(jīng)與三星電子合作，成功達(dá)成了以GAA技術(shù)的3納米制程的晶圓流片（Tape Out）程序。晶圓流片是指晶圓設(shè)計已完成開發(fā)，并將設(shè)計移交給制造商的一個階段。 所以，在進(jìn)入這個階段之后的三星，有望在驗證后開始測試3納米制程技術(shù)的生產(chǎn)程序。

封面圖片來源：拍信網(wǎng)