晶圓代工大廠格芯（GlobalFoundries）8日宣布，開發(fā)出基于ARM架構(gòu)的3D高密度測(cè)試芯片，將實(shí)現(xiàn)更高水準(zhǔn)的性能和功效。由于當(dāng)前芯片封裝一直是芯片制造中的一個(gè)關(guān)鍵點(diǎn)，使得在傳統(tǒng)的2D封裝技術(shù)已經(jīng)發(fā)展到瓶頸之后，半導(dǎo)體制造商們把目光轉(zhuǎn)向3D堆疊技術(shù)上。除了看到大量的3D NAND Flash快閃存儲(chǔ)器的應(yīng)用，英特爾和AMD也都有提出關(guān)于3D芯片的研究報(bào)告。如今，ARM和格芯也加入這領(lǐng)域。

格芯指出，新開發(fā)出基于ARM架構(gòu)的3D高密度測(cè)試芯片，是采用格芯的12納米FinFET制程所制造，采用3D的ARM網(wǎng)狀互連技術(shù)，允許資料更直接的傳輸?shù)狡渌麅?nèi)核，極大化的降低延遲性。而這樣的架構(gòu)，這可以降低資料中心、邊緣運(yùn)算以及高端消費(fèi)者應(yīng)用程式的延遲，并且提升數(shù)據(jù)的傳輸速度。

格芯強(qiáng)調(diào)，新開發(fā)出基于ARM架構(gòu)的3D高密度測(cè)試芯片，可以進(jìn)一步在每平方公厘上達(dá)成多達(dá)100萬(wàn)個(gè)3D的連接，使其具有高度可擴(kuò)展性，并有望延展12納米制成的壽命。另外，3D封裝解決方案（F2F）不僅為設(shè)計(jì)人員提供了異構(gòu)邏輯和邏輯/存儲(chǔ)器整合的途徑，而且可以使用最佳生產(chǎn)節(jié)點(diǎn)制造，以達(dá)成更低的延遲、更高的頻寬，更小芯片尺寸的目標(biāo)。

格芯表示，因?yàn)楫?dāng)前的12納米制程成熟穩(wěn)定，因此目前在3D空間上開發(fā)芯片更加容易，而不必?fù)?dān)心新一代7納米制程所可能帶來(lái)的問(wèn)題。然而，臺(tái)積電、三星和英特爾能夠在比格芯小得多的節(jié)點(diǎn)上開發(fā)3D芯片，而且也已經(jīng)相關(guān)的報(bào)告。而何時(shí)推出，就只是時(shí)間上的問(wèn)題。屆時(shí)，格芯是否能以較低廉的價(jià)格優(yōu)勢(shì)，進(jìn)一步與其他晶圓生產(chǎn)廠商競(jìng)爭(zhēng)，就有待后續(xù)的觀察。

圖片聲明：封面圖片來(lái)源于正版圖片庫(kù)：拍信網(wǎng)

如需獲取更多資訊，請(qǐng)關(guān)注全球半導(dǎo)體觀察官網(wǎng)（www.0318hs.cn）或搜索微信公眾賬號(hào)（全球半導(dǎo)體觀察）。