2025年7月18日，韓國(guó)媒體報(bào)導(dǎo)，三星電子在10奈米級(jí)第六代（1c）DRAM制程方面取得了重大進(jìn)展，良率已突破50%。這一突破標(biāo)志著三星在高效能記憶體市場(chǎng)的競(jìng)爭(zhēng)力有望提升，并計(jì)劃在下半年開始量產(chǎn)第六代高帶寬記憶體（HBM4）。

1c DRAM制程的技術(shù)節(jié)點(diǎn)約為11至12奈米，相較于目前主流的第4代（1a，約14nm）和第5代（1b，約12-13nm）DRAM，1c不僅具備更高的密度，還能有效降低功耗，晶粒厚度也更薄，這將有助于在HBM4中堆疊更多層次的記憶體，顯著提升容量和頻寬密度。

三星自去年起全力投入1c DRAM的研發(fā)，并由DRAM開發(fā)室長(zhǎng)黃相準(zhǔn)主導(dǎo)重設(shè)計(jì)作業(yè)。他指出，1c DRAM的性能和良率未達(dá)標(biāo)的根本原因在于初期設(shè)計(jì)架構(gòu)的缺陷，強(qiáng)調(diào)必須從設(shè)計(jì)階段徹底修正，才能取得進(jìn)展。此次高層介入調(diào)整設(shè)計(jì)流程，顯示出三星重回技術(shù)領(lǐng)先地位的決心。

三星還計(jì)劃在下半年供應(yīng)HBM4樣品，并將「客制化HBM」作為新戰(zhàn)略的核心。 HBM4允許將邏輯晶片與DRAM堆疊整合，通過(guò)晶圓代工制程最佳化整體架構(gòu)，以滿足不同應(yīng)用需求的高效解決方案。此外，三星也將自研4奈米制程應(yīng)用于HBM4堆疊底部的邏輯晶片，以提升整體效能和整合彈性。