在芯片制造過程中，可以分為主產(chǎn)業(yè)鏈和支撐產(chǎn)業(yè)鏈：主產(chǎn)業(yè)鏈包括芯片設計、制造和封測；支撐產(chǎn)業(yè)鏈包括IP、EDA、裝備和材料等。

其中，高昂的成本主要由人力與研發(fā)費用、流片費用、IP和EDA工具授權費等幾部分組成。同時芯片制造環(huán)節(jié)涉及到的晶圓廠投資、晶圓制造以及相關設備成本也將會分攤到芯片整體成本之中。

因此，在工藝制程的演進下，半導體芯片的研發(fā)成本也隨之飆升。

據(jù)Marvell高管近日在一場分析會上介紹，28nm工藝制程時，設計一顆芯片的成本僅為4280萬美元，在22nm和16nm工藝時，芯片設計成本雖有穩(wěn)步上升，但幅度還是可控，其中，16納米芯片的設計成本為8980萬美元。

不過，到了10nm以下，芯片設計成本開始同步飆升。Marvell高管進一步指出，7nm的芯片設計成本已經(jīng)達2.49億美元，5nm芯片設計成本又上漲至4.49億美元，3nm時芯片設計成本已經(jīng)高達5.81億美元，2nm的更是進一步飆升到7.25億美元。

當前，在 “摩爾定律”的推動下，集成電路設計規(guī)模及制造工藝愈發(fā)復雜，設計師必須依靠EDA工具完成電路設計、版圖設計、版圖驗證、性能分析等工作，因此軟件在芯片成本中的占比隨著芯片制程不斷精進而提升。

按照展示，28nm時，軟件占據(jù)了芯片設計過程中最巨大的成本，不過這種情況在22nm和16nm的時候被扭轉(zhuǎn)了，軟件在芯片設計中的成本只占小部分。進入10nm以后，這種情況重新出現(xiàn)，軟件再次成為芯片設計成本中重頭戲。

總體而言，在芯片設計成本中，軟件占了大頭，其次是Verification、Validation、physicical、IP qualification、prototype和architecture。

MTS2023

2023年1月5日，集邦咨詢將舉辦“2023存儲產(chǎn)業(yè)趨勢峰會 (Memory Trend Summit 2023)”。

屆時，集邦資深分析師團隊、產(chǎn)業(yè)重磅嘉賓將與您線上相約，全方位探討2023年存儲產(chǎn)業(yè)市場趨勢、技術演變動態(tài)與應用，為業(yè)界朋友提供前瞻戰(zhàn)略規(guī)劃思考。

封面圖片來源：拍信網(wǎng)