近日，JEDEC固態(tài)技術協(xié)會宣布發(fā)布JESD79-5C DDR5 SDRAM標準。JEDEC DDR5 SDRAM標準的更新包括旨在提高可靠性和安全性，并增強從高性能服務器到人工智能和機器學習等新興技術的各種應用性能的功能。

JESD79-5C引入了一種創(chuàng)新解決方案來提高DRAM數據完整性，稱為每行激活計數(PRAC)。

據介紹，PRAC以字線粒度精確計數DRAM激活。當啟用PRAC的DRAM檢測到激活次數過多時，它會提醒系統(tǒng)暫停流量并指定采取緩解措施的時間。這些相互關聯(lián)的行動鞏固了PRAC提供基本準確且可預測的方法的能力，通過DRAM和系統(tǒng)之間的密切協(xié)調來解決數據完整性挑戰(zhàn)。

JESD79-5C DDR5提供的其他功能包括將定時參數定義從6800 Mbps擴展至8800 Mbps；與僅支持最多6400個時序參數和最多7200個DRAM核心時序的之前版本相比，包含DRAM核心時序和Tx/Rx AC時序擴展至 8800 Mbps；引入自刷新退出時鐘同步以優(yōu)化I/O訓練；合并DDP（雙芯片封裝）時序；棄用PASR（部分陣列自刷新）以解決安全問題等。

封面圖片來源：拍信網