近日，新思科技（Synopsys）披露了1.6納米背面電源布線項(xiàng)目，這將是萬億晶體管芯片的關(guān)鍵。

目前，新思科技和臺(tái)積電正在開發(fā)支持臺(tái)積電A16 1.6納米工藝的背面布線功能，以解決其萬億晶體管設(shè)計(jì)的電源分配和信號(hào)布線問題。互操作工藝設(shè)計(jì)工具包（iPDK）和新思科技IC Validator物理驗(yàn)證運(yùn)行集可供設(shè)計(jì)團(tuán)隊(duì)處理日益復(fù)雜的物理驗(yàn)證規(guī)則，并高效地將設(shè)計(jì)過渡到臺(tái)積電N2 2納米技術(shù)。功率是這些萬億晶體管多芯片設(shè)計(jì)的關(guān)鍵因素。

聯(lián)發(fā)科（Mediatek）也在臺(tái)積電使用生產(chǎn)就緒的人工智能驅(qū)動(dòng)EDA流程開發(fā)2納米芯片，臺(tái)積電、新思科技和Ansys聯(lián)合開發(fā)的支持CoWoS中間層封裝的多物理場(chǎng)流程解決了散熱和功耗完整性方面的問題。

臺(tái)積電生態(tài)系統(tǒng)與聯(lián)盟管理部門主管Dan Kochpatcharin表示：“臺(tái)積電很高興能與新思科技合作，針對(duì)人工智能設(shè)計(jì)在臺(tái)積電先進(jìn)工藝和3DFabric技術(shù)上的嚴(yán)格計(jì)算需求，開發(fā)開創(chuàng)性的EDA和IP解決方案。我們最近在新思科技人工智能驅(qū)動(dòng)的EDA套件和硅驗(yàn)證IP方面的合作成果幫助我們的共同客戶顯著提高了生產(chǎn)率，并為先進(jìn)的人工智能芯片設(shè)計(jì)提供了出色的性能、功耗和面積。”

為了進(jìn)一步加快芯片設(shè)計(jì)，新思科技 和臺(tái)積電通過臺(tái)積電的云認(rèn)證，將新思科技EDA工具部署在云端。云認(rèn)證工具包括綜合、放置和路由、靜態(tài)時(shí)序和功耗分析、晶體管級(jí)靜態(tài)時(shí)序分析、定制實(shí)現(xiàn)、電路仿真、EMIR分析和設(shè)計(jì)規(guī)則檢查。

新思科技、Ansys和臺(tái)積電在多芯片設(shè)計(jì)中使用了全面系統(tǒng)分析流程，基于新思科技3DIC Compiler統(tǒng)一探索到簽核平臺(tái)。該平臺(tái)集成了3DSO.ai，與針對(duì)數(shù)字和3D集成電路的Ansys RedHawk-SC電源完整性簽核平臺(tái)相結(jié)合，增強(qiáng)了熱分析和紅外感知時(shí)序分析。新思科技3DIC Compiler是經(jīng)臺(tái)積電認(rèn)證的平臺(tái)，支持3Dblox、臺(tái)積電的3DFabric，其中包括臺(tái)積電的SoIC（系統(tǒng)集成芯片）和CoWoS封裝技術(shù)。

新思科技采用臺(tái)積電的CoWoS中間層技術(shù)推出了一款測(cè)試芯片，全面支持測(cè)試、監(jiān)控、調(diào)試和維修功能。通過診斷、可追溯性和任務(wù)模式信號(hào)完整性監(jiān)控，可實(shí)現(xiàn)設(shè)計(jì)中、試運(yùn)行中、生產(chǎn)中和現(xiàn)場(chǎng)優(yōu)化，以達(dá)到預(yù)測(cè)性維護(hù)等目的。用于UCIe PHY的監(jiān)控、測(cè)試和修復(fù) (MTR) IP可在芯片、芯片到芯片接口和多芯片封裝層面提供可測(cè)試性。

新思科技的UCIe和HBM3 IP解決方案在N3E和N5工藝技術(shù)上取得了多項(xiàng)硅成功，加快了IP集成并最大限度地降低了風(fēng)險(xiǎn)。新思科技最新開發(fā)的UCIe IP工作速率高達(dá)40G，無需增加面積即可實(shí)現(xiàn)最大帶寬和能效，而HBM4和3DIO IP解決方案則加速了臺(tái)積電先進(jìn)工藝上3D堆疊芯片的異構(gòu)集成。

封面圖片來源：拍信網(wǎng)