晶圓代工龍頭臺積電，日前在美國加州圣荷西所舉行的年度技術(shù)研討會上，除了宣布將推出晶圓堆疊（WoW）的生產(chǎn)技術(shù)，以及多項新型晶圓封裝技術(shù)之外，也在先進(jìn)制程的進(jìn)展上說明各項發(fā)展。其中包括7納米（7FF）制程將在2018年量產(chǎn)，而將用EUV及紫外光技術(shù)的7納米強(qiáng)化版（7FF+）也將在2019年初量產(chǎn)。甚至，更先進(jìn)的5納米（5FF）制程也將在2020年正式生產(chǎn)，而該制成節(jié)點也將會是臺積電第2個采用EUV技術(shù)的制程節(jié)點。

根據(jù)臺積電的說法指出，2018年量產(chǎn)的7納米制程，在年底前有50個以上的設(shè)計定案(tap out)，其中包含了CPU、GPU、AI加速芯片、加密貨幣ASIC芯片、網(wǎng)絡(luò)芯片、游戲機(jī)芯片、5G通訊芯片、以及車用IC等等產(chǎn)品。而7納米制程與兩世代之前的16納米（16FF+）制程相較，能提供30%的效能提升，降低65%耗能，閘極密度則能提高70%以上。

至于，將制程提升到采用EUV技術(shù)的7納米強(qiáng)化版（7FF+）制程節(jié)點時，則能將閘極密度再提升20%、功耗再降10%，不過，在效能上顯然沒有完全的提升。原因是這新節(jié)點制程還不是完全的步驟，而且這些進(jìn)展都還需要使用新的標(biāo)準(zhǔn)單元(standard cells)來完成。目前，臺積電已經(jīng)將7納米強(qiáng)化版節(jié)點基礎(chǔ)IP進(jìn)行硅驗證。但是，其中的部分關(guān)鍵功能區(qū)塊還是要等到2018年底，或是到2019年初才能達(dá)到完成階段，包括28-112G serdes、嵌入式FPGA、HBM2與DDR 5介面。

而在到更先進(jìn)的5納米制程節(jié)點部分，臺積電表示，預(yù)計將在2019上半年展開風(fēng)險試產(chǎn)，并且以手機(jī)與高性能運算芯片應(yīng)用為主要對象。臺積電進(jìn)一步強(qiáng)調(diào)，相較于不采用EUV技術(shù)的7納米制程來說，5納米制程的閘極密度號稱可提高達(dá)1.8倍，功耗預(yù)期降低20%、效能則是約增加15%。而未來如果采用極低閾值電壓(ELTV)技術(shù)，在效能提升方面有可能達(dá)到25%的水準(zhǔn)。不過，當(dāng)前臺積電并未提供ELTV技術(shù)的細(xì)節(jié)。

而就以上臺積電的說明可以看出，臺積電在接下來的先進(jìn)制程接點上，包括7納米加強(qiáng)版及5納米制程都將導(dǎo)入EUV技術(shù)，才有可能達(dá)到產(chǎn)品的品質(zhì)與生產(chǎn)目標(biāo)。因此，在臺積電投資超過新臺幣7,000億元于南科設(shè)立的晶圓18廠廠區(qū)中，將會大量的導(dǎo)入EUV設(shè)備。不過，對此臺積電也坦承，目前他們的EUV光源的平均每日功率水準(zhǔn)僅為145W，不足以用于商業(yè)用途。而藉由某些工具的輔助，可使得EUV的功率提升至250W，而臺積電的目標(biāo)則是在2019年能將EUV的功率提升到能進(jìn)行大量生產(chǎn)的300W水準(zhǔn)。

如需獲取更多資訊，請關(guān)注全球半導(dǎo)體觀察官網(wǎng)（www.0318hs.cn）或搜索微信公眾賬號（全球半導(dǎo)體觀察）