近日，浙江大學集成電路學院卓成教授、孫奇研究員團隊，提出了一種基于多模態(tài)的集成電路設(shè)計工藝協(xié)同優(yōu)化大模型：FabGPT。

該工作依托于吳漢明院士牽頭的浙江省12吋CMOS成套工藝研發(fā)平臺，通過少樣本學習、多模態(tài)驅(qū)動的垂直領(lǐng)域知識學習和邊緣加速器設(shè)計這三項核心技術(shù)，實現(xiàn)了精確的缺陷檢測及根因分析、多模態(tài)IC領(lǐng)域交互問答和輕量化高效部署這三大核心功能。

隨著集成電路技術(shù)向超高密度方向發(fā)展，制造過程中對微小缺陷的容忍度大幅降低，產(chǎn)線的良率提升面臨著巨大的挑戰(zhàn)。然而，傳統(tǒng)基于人工的缺陷檢測方法效率低下并且強依賴于人工經(jīng)驗，難以滿足集成電路產(chǎn)業(yè)對高精度和高效率的要求。

現(xiàn)有的深度學習模型在處理復雜多變的晶圓表面缺陷時，仍然存在誤檢率高、無法識別新類型缺陷等難題，且無法實現(xiàn)對造成缺陷的原因進行自動化分析。由于產(chǎn)線相關(guān)的缺陷數(shù)據(jù)樣本稀少、對缺陷數(shù)據(jù)的分析強依賴專家，以及對實時性和數(shù)據(jù)隱私的嚴格要求，使得自動化缺陷檢測和根因分析在集成電路制造產(chǎn)線上的部署難度進一步加大。

研究如何大幅提升缺陷檢測的準確性并實現(xiàn)高效、準確的根因分析與知識問答，將成為虛擬制造發(fā)展的技術(shù)支撐，也是推動集成電路制造智能化升級的重要保障。

該工作面向集成電路虛擬制造需求，遵循少樣本學習-知識推理-輕量化部署的技術(shù)思路，成功構(gòu)建了大模型應用于集成電路智造的新范式。

隨著集成電路制造工藝的不斷演進和超高密度集成技術(shù)的發(fā)展，F(xiàn)abGPT作為一種創(chuàng)新的集成電路設(shè)計工藝協(xié)同優(yōu)化大模型，將在未來的制造領(lǐng)域發(fā)揮重要作用。未來，F(xiàn)abGPT不僅能夠在晶圓缺陷檢測和根因分析中實現(xiàn)更高的精度和效率，還能在IC領(lǐng)域知識檢索、問答方面展現(xiàn)出強大的能力。

這一技術(shù)突破將為集成電路智造提供新的思路，推動半導體制造領(lǐng)域向智能化、自動化方向的快速發(fā)展，成為未來智能制造的關(guān)鍵支撐技術(shù)。

封面圖片來源：拍信網(wǎng)