處理器大廠英特爾近期于美國檀香山舉行的年度VLSI國際研討會(huì)，公布Intel4制程細(xì)節(jié)。英特爾表示，相較Intel7，Intel4相同功耗提升20%以上效能，高效能元件庫（library cell）密度是2倍，同時(shí)達(dá)成兩項(xiàng)關(guān)鍵目標(biāo)：滿足開發(fā)中產(chǎn)品需求，包括PC客戶端Meteor Lake，并推動(dòng)先進(jìn)技術(shù)和制程模塊，帶領(lǐng)英特爾2025年重回制程領(lǐng)先地位。

英特爾指出，Intel4于鰭片間距、接點(diǎn)間距及低層金屬間距等關(guān)鍵尺寸（Critical Dimension）持續(xù)朝微縮前行，并導(dǎo)入設(shè)計(jì)技術(shù)偕同最佳化，縮小單一元件尺寸。透過FinFET材料與結(jié)構(gòu)改良提升效能，Intel4單一N型半導(dǎo)體或P型半導(dǎo)體，鰭片數(shù)從Intel7高效能元件庫4片降至3片。綜合上述技術(shù)，使Intel4大幅增加邏輯組件密度，并縮減路徑延遲和降低功耗。

Intel7導(dǎo)入自對(duì)準(zhǔn)四重成像技術(shù)（Self-Aligned Quad Patterning，SAQP）和主動(dòng)元件柵極上接點(diǎn)（Contact Over Active Gate，COAG）技術(shù)提升邏輯密度。自對(duì)準(zhǔn)四重成像技術(shù)能通過單次微影和兩次沉積、蝕刻步驟，將晶圓微影圖案縮小4倍，且沒有多次微影層疊對(duì)準(zhǔn)的問題。主動(dòng)元件閘極接點(diǎn)則將閘極接點(diǎn)直接設(shè)在閘極上方，而非傳統(tǒng)閘極一側(cè)，提升元件密度。Intel4進(jìn)一步加入網(wǎng)格布線方案（gridded layout scheme），簡(jiǎn)化并規(guī)律化電路布線，提升效能同時(shí)并改善生產(chǎn)良率。

隨著制程微縮，晶體管上方金屬導(dǎo)線、接點(diǎn)也隨之縮小。導(dǎo)線電阻和線路直徑呈現(xiàn)反比，該如何維持導(dǎo)線效能是需要克服的壁壘。Intel4采用新金屬配方稱為強(qiáng)化銅（EnhanceCu），使用銅為導(dǎo)線、接點(diǎn)主體，取代Intel7的鈷，外層再用鈷、鉭包覆；此配方兼具銅的低電阻特性，并降低自由電子移動(dòng)時(shí)撞擊原子使移位，進(jìn)而讓電路失效的電遷移（electromigration）現(xiàn)象，為Intel3和未來制程打好基礎(chǔ)。

最后，光罩圖案成像至晶圓的最重要改變，可能是在廣泛使用EUV簡(jiǎn)化制程。英特爾不僅現(xiàn)有良好解決方案最關(guān)鍵層使用EUV，且Intel4較高互連層也使用EUV，大幅減少光罩?jǐn)?shù)量和制程步驟。降低制程復(fù)雜性，亦同步替未來制程節(jié)點(diǎn)建立技術(shù)領(lǐng)先地位及設(shè)備產(chǎn)能，英特爾將在這些制程更廣泛使用EUV，導(dǎo)入全球第一款量產(chǎn)型高數(shù)值孔徑（High-NA）EUV系統(tǒng)。

封面圖片來源：拍信網(wǎng)