8月22~24日舉行的Hot Chips 33半導(dǎo)體產(chǎn)業(yè)線上會(huì)議，處理器大廠AMD說(shuō)明3D堆疊技術(shù)發(fā)展方向，分享旗下3D V-Cache的細(xì)節(jié)。 AMD表示，封裝選擇和芯片架構(gòu)將決定產(chǎn)品性能、功率、面積和成本，AMD稱為PPAC。 如果將發(fā)表和即將推出的產(chǎn)品納入，AMD有多達(dá)14種小芯片設(shè)計(jì)封裝架構(gòu)正在進(jìn)行。

外媒報(bào)導(dǎo)，AMD負(fù)責(zé)封裝技術(shù)發(fā)展的高級(jí)研究員Raja Swaminathan表示，并非每個(gè)解決方案都適合所有產(chǎn)品。 即使未來(lái)模塊化設(shè)計(jì)和協(xié)調(diào)封裝架構(gòu)已是業(yè)界共識(shí)，且各廠商展示的解決方案都證明這點(diǎn)。 因成本問(wèn)題，并非所有方案都適合消費(fèi)市場(chǎng)。 如裝有3D垂直暫存（3D V-Cache）技術(shù)的Zen 3架構(gòu)桌上型處理器，要有12核心以上或16核心，并提供L3暫存內(nèi)存的處理器才適用。

6月AMD就介紹過(guò)3D垂直暫存技術(shù)是采用臺(tái)積電SoIC技術(shù)。 隨著硅通孔（TSV）增加，未來(lái)AMD會(huì)專注更復(fù)雜的3D堆疊技術(shù)，如核心堆棧核心、IP堆疊IP等項(xiàng)目，最終硅通孔間距會(huì)非常緊密，以至于模組拆分、折疊，甚至電路拆分都成為可能，徹底改變目前對(duì)處理器的認(rèn)知。

AMD 還分享一些用在 Zen 3 架構(gòu)處理器的 3D V-Cache 技術(shù)，使用 3D 微突（Micro Bump）和硅通孔互連方案，結(jié)合全新親水介電鍵合與 Direct CU-CU 鍵合技術(shù)。 混合鍵合間距僅 9μ，小于英特爾 Forveros 互連的 10μ。 AMD預(yù)計(jì)3D Chiplet技術(shù)能提供3倍互連能效，以及15倍互連密度。

封面圖片來(lái)源：拍信網(wǎng)