近日，在一場(chǎng)線上媒體分享會(huì)上，賽靈思(Xilinx)發(fā)表其針對(duì)超小型設(shè)備、成本敏感型與邊緣運(yùn)算應(yīng)用所設(shè)計(jì)的新款UltraScale+產(chǎn)品，包含帶有Arm核心的Zynq與帶有收發(fā)器的Artix FPGA系列。

據(jù)悉，這次發(fā)表的新款FPGA，可以廣泛應(yīng)用在工業(yè)、視覺(jué)、醫(yī)療保健、廣播、消費(fèi)、車(chē)載和連網(wǎng)等邊緣計(jì)算及工業(yè)物聯(lián)網(wǎng)等市場(chǎng)。

圖：賽靈思專(zhuān)為高 I/O帶寬和 DSP 計(jì)算打造的 Artix UltraScale+ FPGA 

圖：賽靈思專(zhuān)為功耗和成本而優(yōu)化的 Zynq UltraScale+ MPSoC

工業(yè)物聯(lián)網(wǎng)領(lǐng)域面臨多重挑戰(zhàn)

5G的大潮正在涌來(lái)，數(shù)百倍于4G的傳輸速度，正在醞釀著顛覆的起手勢(shì)，過(guò)往受制于網(wǎng)絡(luò)傳輸速度的技術(shù)限制而僅存概念創(chuàng)新階段抑或是掣肘于瓶頸技術(shù)而無(wú)法實(shí)現(xiàn)的智能終端產(chǎn)品正借由這股東風(fēng)爭(zhēng)先落地。

數(shù)據(jù)顯示，至2020年全球有超過(guò)500億的終端和設(shè)備聯(lián)網(wǎng)，由于個(gè)人、企業(yè)乃至于各個(gè)行業(yè)在這一輪變革中因?yàn)槲锫?lián)化智能終端產(chǎn)品的應(yīng)用，將導(dǎo)致網(wǎng)絡(luò)邊緣側(cè)的數(shù)據(jù)量幾乎每天都在破紀(jì)錄地增長(zhǎng)。

在這樣的發(fā)展浪潮下，工業(yè)物聯(lián)網(wǎng)領(lǐng)域也對(duì)智能網(wǎng)聯(lián)設(shè)備提出新的要求。

“集中式的云計(jì)算技術(shù)架構(gòu)正在日益受到挑戰(zhàn)，尤其是伴隨著巨量終端的聯(lián)網(wǎng)帶來(lái)的邊緣側(cè)數(shù)據(jù)的爆發(fā)式增長(zhǎng)，使得數(shù)據(jù)在邊緣側(cè)的分析處理和存儲(chǔ)的需求尤為明顯。”賽靈思工業(yè)、視覺(jué)、醫(yī)療與科學(xué)(ISM)市場(chǎng)總監(jiān)Chetan Khona在會(huì)上說(shuō)道，“我們經(jīng)常聽(tīng)到客戶(hù)抱怨在很多的應(yīng)用當(dāng)中都不太能夠把數(shù)據(jù)搬到云端，他們需要更多本地的AI分析，也就是嵌入式等邊緣器件需要更加智能，需要有更強(qiáng)的邊緣計(jì)算能力。”

當(dāng)然，除了邊緣端需要提升計(jì)算能力之外，Chetan Khona還表示，賽靈思在醫(yī)療和視覺(jué)等工業(yè)物聯(lián)網(wǎng)領(lǐng)域的客戶(hù)還面臨多重壓力。

• 第一，相關(guān)智能終端產(chǎn)品的傳感器數(shù)量越來(lái)越多，而且各種各樣，就需要越來(lái)越多的吞吐量能夠支持嵌入式的電子器件。
• 第二，由于邊緣側(cè)和物聯(lián)網(wǎng)領(lǐng)域很多應(yīng)用都是盡可能的不連電纜或者少連電纜，就只能用電池或者進(jìn)行熱限制，這對(duì)智能器件的功耗提出了更高的要求。
• 第三，以前僅存在于消費(fèi)物聯(lián)網(wǎng)領(lǐng)域的成本壓力已經(jīng)蔓延到工業(yè)物聯(lián)網(wǎng)領(lǐng)域。隨著市場(chǎng)競(jìng)爭(zhēng)越來(lái)越激烈，工業(yè)物聯(lián)網(wǎng)產(chǎn)品對(duì)于價(jià)格的敏感度也是越來(lái)越高，希望價(jià)格能夠越來(lái)越低，即使是在對(duì)價(jià)格并不敏感的醫(yī)療領(lǐng)域，也在越來(lái)越多的面臨價(jià)格壓力。
• 最后，就是更小的外形尺寸。賽靈思的客戶(hù)希望能夠獲得上述所有的這些功能，但同時(shí)他也希望產(chǎn)品的尺寸能夠更小，因?yàn)楦泳o湊的器件能夠更加靈活的部署，適用于不同的應(yīng)用。

以上種種行業(yè)的需求和挑戰(zhàn)，給賽靈思帶來(lái)了機(jī)會(huì)，也正是賽靈思推出全新的UltraScale+成本優(yōu)化型產(chǎn)品組合的原因。

16納米/InFO助力UltraScale+性能更上一層樓

事實(shí)上，在賽靈思針對(duì)低成本應(yīng)用所做的產(chǎn)品規(guī)劃中，Artix跟Zynq都是已經(jīng)存在多年，且面向不同應(yīng)用需求所設(shè)計(jì)的產(chǎn)品。

發(fā)表于2011年的Artix 7系列是基于28納米，帶有6Gb收發(fā)器的FPGA，鎖定需要較高通訊頻寬的應(yīng)用；同樣在2011年問(wèn)世的Zynq 7000系列，則是整合Arm核心與可編程邏輯資源的可編程SoC。

不過(guò)，全新的Artix和Zynq UltraScale+組合產(chǎn)品還是有不少亮點(diǎn)。

根據(jù)Chetan Khona介紹，全新的Artix和Zynq UltraScale+器件采用臺(tái)積電最先進(jìn)的整合扇出型封裝技術(shù)，同時(shí)也是針對(duì)低成本、小尺寸應(yīng)用所設(shè)計(jì)的FPGA產(chǎn)品中，唯一采用16納米制程的產(chǎn)品。

據(jù)悉，目前市面上很多競(jìng)品還停留在20納米、28納米，甚至還是40納米級(jí)別，賽靈思16納米FinFET工藝在性能功耗比上具備很強(qiáng)的優(yōu)勢(shì)。

另外，為了響應(yīng)客戶(hù)的要求，賽靈思全新的Artix和Zynq UltraScale+產(chǎn)品在提高性能的基礎(chǔ)上還縮小了尺寸。因?yàn)椴捎昧伺_(tái)積電整合扇出封裝(InFO)，這次發(fā)布的新款FPGA比傳統(tǒng)的賽靈思產(chǎn)品小了70%。

借助更先進(jìn)的制程與封裝技術(shù)，這些產(chǎn)品能提供更高的運(yùn)算密度、效能功耗比和可擴(kuò)展性也比過(guò)去的產(chǎn)品更優(yōu)，可滿(mǎn)足智能邊緣應(yīng)用的需求。

據(jù)了解，Artix UltraScale+器件提供了每秒16Gb的收發(fā)器，可以支持互聯(lián)、視覺(jué)和視頻領(lǐng)域的新興高端協(xié)議，與此同時(shí)還能實(shí)現(xiàn)同類(lèi)最佳的DSP計(jì)算功能?？蓮V泛應(yīng)用于搭載高級(jí)傳感器技術(shù)的機(jī)器視覺(jué)、高速互聯(lián)以及超緊湊“8K就緒”視頻廣播等應(yīng)用中。

而成本優(yōu)化型Zynq UltraScale+MPSoC包括新款ZU1和已經(jīng)生產(chǎn)驗(yàn)證的ZU2與ZU3器件，三款器件皆采用InFO封裝。其中，ZU1更是在嵌入式視覺(jué)攝像頭、AV-over-IP 4K和8K就緒流媒體、手持測(cè)試設(shè)備，以及消費(fèi)和醫(yī)療等應(yīng)用領(lǐng)域大放異彩