日前，在美國加州Santa Clara舉行的第24屆年度技術(shù)研討會上，臺積電宣布推出晶圓堆疊（Wafer-on-Wafer，簡稱WoW）的技術(shù)。藉由這樣的技術(shù)，未來繪圖芯片業(yè)者包括英偉達(dá)（Nvidia）及超微（AMD）都將會受惠。另外，臺積電還同時宣布與Cadence合作，藉由Cadence的EDA軟件與知識產(chǎn)權(quán)，以未來生產(chǎn)5納米或7納米制程的移動芯片。

臺積電表示，由于晶圓上的平面空間有限。因此，透過WoW技術(shù)可以透過硅通孔（TSV）互連，將多層邏輯運算單位以立體方式堆疊在一起，架構(gòu)出高速、低延遲互連性能。而這樣的生產(chǎn)方式早就運用在DRAM及3D NAND Flash等存儲器的生產(chǎn)技術(shù)上，但是用在邏輯運算單元的量產(chǎn)上，卻還是首次。

雖然，臺積電提出WoW技術(shù)，但是制程的成熟度卻在量產(chǎn)的過程中扮演著重要的角色。在目前WoW技術(shù)的良率還很低的情況下，在臺積電未來前進(jìn)到更先進(jìn)制程技術(shù)之前，預(yù)計將在其成熟的16納米或10納米制程技術(shù)上進(jìn)行初步推廣。

不過，隨著先進(jìn)制程技術(shù)的成熟和良率的提高，未來繪圖芯片制造商可以利用WoW技術(shù)，將兩個或以上功能齊全的繪圖芯片堆疊在一起，而不是使用兩個的繪圖芯片進(jìn)行雙系統(tǒng)的運算。如此不但能節(jié)省成本，而且還有體技更小、效能更佳、而且更加節(jié)省耗能的優(yōu)點。

另外，在會議上，臺積電還宣布了一款采用極紫外線（EUV）光刻技術(shù)的新7納米+的制程，預(yù)計將在在2019年上半年量產(chǎn)，并且屆時也有望開始5納米制程的風(fēng)險生產(chǎn)。

事實上，早在2018年1月份，臺積電就開始投資超過新臺幣7,000億元，在南科建設(shè)一座全新的5納米12英寸晶圓廠，預(yù)計將于2020年開始量產(chǎn)。至于，2018年下半年開始，將可以期待透過7納米制程所生產(chǎn)移動芯片、處理器和繪圖芯片，藉由他們比上一代產(chǎn)品更優(yōu)異的性能和功率特性，為現(xiàn)代產(chǎn)品帶來更突破性的發(fā)展與優(yōu)勢。

如需獲取更多資訊，請關(guān)注全球半導(dǎo)體觀察官網(wǎng)（www.0318hs.cn）或搜索微信公眾賬號（全球半導(dǎo)體觀察）。