近日，芯礪智能正式發(fā)布全自研Chiplet Die-to-Die互連IP（以下稱CL-Link）芯片一次性流片成功并順利點(diǎn)亮。

據(jù)介紹，該芯片是人工智能時(shí)代片間互連最優(yōu)路徑，能完美地實(shí)現(xiàn)高帶寬、低延遲、低成本、高可靠性及安全性，可以廣泛應(yīng)用于智能汽車(chē)、人形機(jī)器人、高性能邊緣計(jì)算、服務(wù)器等多個(gè)領(lǐng)域。

CL-Link通過(guò)一種用于片間互連的總線流水線結(jié)構(gòu)，做到了以較小位寬來(lái)實(shí)現(xiàn)片間高帶寬及低延遲的互連，每條信號(hào)速率高達(dá)16Gbps，其總線到總線的延時(shí)小于5ns，和片內(nèi)總線延遲在同一量級(jí)，可以支持不同處理器和儲(chǔ)存器之間的低延遲互連要求，從而實(shí)現(xiàn)1+1接近2的高效聯(lián)合計(jì)算效率，在Chiplet高良率及低成本的基礎(chǔ)上實(shí)現(xiàn)算力靈活擴(kuò)展。

據(jù)悉，當(dāng)前芯礪智能基于傳統(tǒng)封裝的CL-Link技術(shù)已經(jīng)獲得全球首個(gè)車(chē)規(guī)級(jí)ISO 26262 ASIL-D Ready認(rèn)證，可以通過(guò)小芯片搭積木的方式實(shí)現(xiàn)靈活可擴(kuò)展的多元化產(chǎn)品矩陣，實(shí)現(xiàn)商業(yè)價(jià)值最大化。

封面圖片來(lái)源：拍信網(wǎng)