DDR3內(nèi)存采用了ODT（核心整合終結(jié)器）技術(shù)以及用于優(yōu)化性能的EMRS技術(shù)，同時也允許輸入時鐘異步。在針腳定義方面，DDR3表現(xiàn)出很強的獨立性，甚至敢于徹底拋棄TSOPII與mBGA封裝形式，采用更為先進的FBGA封裝。DDR III內(nèi)存用了0.08微米制造工藝制造，將工作在1.5V的電壓下。
|
|
DDR3
|
DDR2
|
|
電壓 VDD/VDDQ
|
1.5V/1.5V (+/-0.075)
|
1.8V/1.8V (+/-0.1)
|
|
I/O接口
|
SSTL_15
|
SSTL_18
|
|
數(shù)據(jù)傳輸率(Mbps)
|
800/1066/1333/1600
|
400/533/667/800
|
|
容量標準
|
512MB-8GB
|
256MB-4GB
|
|
CL(CAS潛伏期)
|
5/6/7/8/9/10/11
|
3/4/5/6
|
|
AL(附加潛伏期)
|
0/CL-1/CL-2
|
0/1/2/3/4
|
|
RL(讀取潛伏期)
|
AL+CL
|
AL+CL
|
|
WL(寫入潛伏期)
|
AL+CWL CWL=5/6/7/8
|
RL-1
|
|
預取設(shè)計(bit)
|
8
|
4
|
|
邏輯Bank數(shù)量
|
8（512MB/1GB/2GB/4GB/8GB）
16 |
4（256MB/512MB）
8（1GB/2GB/4GB） |
|
突發(fā)長度
|
BC4/BL8
|
BL4/BL8
|
|
封裝
|
FBGA
78-ball:x4/x8 96-ball:x16 |
FBGA
60-ball:x4/x8 84-ball:x16 |
|
引腳標準
|
240Pin DIMM
|
240Pin DIMM
|
微信公眾平臺
