計算機(jī)系統(tǒng)的主要組件

中央處理器 (CPU) 常被稱為計算機(jī)的大腦。所有計算機(jī)的工作都在此完成。

芯片組 (Chipset) 支持中央處理器的運(yùn)作。通常芯片組內(nèi)包括數(shù)個控制器以調(diào)節(jié)處理器及系統(tǒng)其它部分間數(shù)據(jù)的傳輸。

內(nèi)存控制器 (Memory Controller) 是芯片組的一部分。負(fù)責(zé)建立內(nèi)存與中央處理器之間的信息傳輸。

總線 (bus) 是計算機(jī)中的數(shù)據(jù)通路，包括了連接中央處理器，內(nèi)存以及所有輸入 / 輸出設(shè)備的數(shù)種平行電路線。總線的設(shè)計或稱總線結(jié)構(gòu)，決定數(shù)據(jù)在主機(jī)板速度，依照各部分所需要的傳輸速度的不同 , 一個系統(tǒng)中也有不同種類的總線。內(nèi)存總線連接內(nèi)存控制器與計算機(jī)的內(nèi)存插槽。較新的系統(tǒng)中內(nèi)存總線結(jié)構(gòu)包括了一個連接 CPU 與主存儲器的 Frontside bus (FSB) 以及一個連接內(nèi)存與 L2 快速緩沖貯存區(qū)的 backside bus (BSB) 。

內(nèi)存速度

當(dāng)中央處理器需要內(nèi)存中的信息時，它會發(fā)出一個由內(nèi)存控制器所執(zhí)行的要求，內(nèi)存控制器接著將要求發(fā)送至內(nèi)存 , 并在信息備妥時向中央處理器報告整個周期，從中央處理器到內(nèi)存控制器，內(nèi)存再回到中央處理器所需的時間會因為內(nèi)存速度以及其它因素而有所不同，例如：總線速度。

內(nèi)存速度有時以兆赫來計算，或以存取速度來說，送出數(shù)據(jù)所需的實際時間，以奈秒 (ns) 計算，不管是兆赫或是奈秒，內(nèi)存速度代表內(nèi)存模塊在收到要求時送出信息的速度。

存取時間 ( 奈秒)

存取時間從內(nèi)存模塊收到數(shù)據(jù)要求算起到數(shù)據(jù)準(zhǔn)備完成為止。內(nèi)存模塊標(biāo)明的存取時間通常在 50ns 到 80ns 的范圍中間，在存取時間的計算時， ( 以奈秒計算 ) 數(shù)字越小表示速度越快。 舉例來說，內(nèi)存控制器向內(nèi)存要求數(shù)據(jù)，內(nèi)存在 70ns 后作出反應(yīng)，中央處理器在大約 125 秒后收到信息。所以當(dāng)使用 70ns 內(nèi)存模塊時從中央處理器下達(dá)要求到實際收到信息所需的全部時間為 195ns 。這是因為內(nèi)存控制器需要時間來處理信息傳送并且信息必須從內(nèi)存模塊傳送到中央處理器的緣故。

兆赫 (MHz)
由于同步 DRAM 科技，內(nèi)存芯片能夠和計算機(jī)的系統(tǒng)時鐘同步，便以兆赫，百萬周期 / 秒計算速度更為簡易。由于兆赫也被用于計算系統(tǒng)的其它部分的速度，使得它更容易被用來比較不同組件的速度與同步的功能。為了更清楚了解速度，先了解系統(tǒng)時鐘也顯得重要喔。

系統(tǒng)時鐘 (System Clock)
系統(tǒng)時鐘裝置于主機(jī)版上，它像節(jié)拍器一樣規(guī)率性地對計算機(jī)的其它部分送出訊號 它的頻率通常以方型的波狀圖形表示 , 如下圖：

但是真正的時鐘訊號在示波器上顯示的圖形跟下圖比較相似：

追求更高性能
近幾年來，計算機(jī)處理器的速度大幅度的提升，處理器速度的提升提高了計算機(jī)的整體性能表現(xiàn)。但是，處理器只是計算機(jī)的一部分并且需要依賴其它計算機(jī)中的配件來完成作業(yè)。由于中央處理器所處理的信息必須從內(nèi)存中讀寫，信息在處理器以及內(nèi)存間的傳送速度大幅影響計算機(jī)的整體表現(xiàn)。于是，更快速的內(nèi)存技術(shù)對整體性能表現(xiàn)有重大的貢獻(xiàn)，但是，提高內(nèi)存速度只是解決方案的一部份，信息在處理器以及內(nèi)存間傳送所花的時間通常比處理器執(zhí)行功能所花的時間更長，這個部分所介紹的技術(shù)與改革都是為了提升內(nèi)存與處理器間數(shù)據(jù)傳輸?shù)乃俣取?/p>

快速緩沖貯存內(nèi)存 (Cache Memory)
快速緩沖貯存區(qū)是一個位置非常接近中央處理器的較小容量的高速內(nèi)存?？焖倬彌_貯存區(qū)是為了向中央處理器供應(yīng)最常被要求的指令以及數(shù)據(jù)所設(shè)，由于從快速緩沖貯存區(qū)取得數(shù)據(jù)所需時間只是從主存儲器取得數(shù)據(jù)所需時間的數(shù)分之一，快速緩沖貯存區(qū)的設(shè)置能夠節(jié)省許多時間。如果所需要的信息并不在快速緩沖貯存區(qū)，計算機(jī)仍需到主存儲器中搜尋，但是由于查詢快速緩沖貯存區(qū)所需的時間極短，所以仍然是值得的。就如您需要食物時會先檢查冰箱是否有需要的食物，因為檢查冰箱并不花很多時間。

快速緩沖貯存區(qū)依據(jù) “80/20” 規(guī)則運(yùn)作，在計算機(jī)的所有的程序信息以及數(shù)據(jù)里，百分之八十的時候只有百分之二十被使用 ( 這百分之二十可能包括發(fā)送或刪除電子郵件或?qū)n案儲存至硬盤或辨識鍵盤上被碰觸的按鍵所需要的程序代碼 ) 。另一方面，其余的百分之八十的數(shù)據(jù)被使用的時間只有百分之二十。由于中央處理器正在使用的數(shù)據(jù)以及指令很可能會被再度使用，設(shè)置快速緩沖貯存內(nèi)存是合理的。

快速緩沖存儲器如何運(yùn)作

快速緩沖存儲器就像中央處理器所需要的指示的 “ 排行榜 ” 。內(nèi)存控制器將中央處理器所要求的所有指令儲存在快速緩沖存儲器內(nèi)，每當(dāng)中央處理器在快速緩沖存儲器中找到所需要的數(shù)據(jù) - 稱為 “cache hit” 該指令便被提高到 “ 排行榜 ” 的頂端，當(dāng)快速緩沖存儲器已滿而中央處理器要求新指令時，系統(tǒng)便將之取代快速緩沖貯存區(qū)中最久未被使用的數(shù)據(jù)，于是經(jīng)常使用的最優(yōu)先數(shù)據(jù)被保留在快速緩沖存儲器而將較不常使用的數(shù)據(jù)退出。

快速緩沖存儲器等級
目前大部分的快速緩沖存儲器已經(jīng)被包括在處理器芯片本身當(dāng)中，但是也有其它的形式；有時系統(tǒng)可能有置于處理器中的快速緩沖儲存內(nèi)存，在處理器外的主機(jī)板上以及靠近中央處理器含有一個快速緩沖貯存內(nèi)存模塊的快速緩沖貯存內(nèi)存插槽。在每個種類的配置中，每個快速緩沖貯存內(nèi)存都依與處理器的距離而有等級的不同，舉例而言，最靠近處理器的快速緩沖貯存內(nèi)存稱為 Level 1/L1 Cache ，下一級快速緩沖貯存區(qū)稱為 L2 、 L3 ，并以此類推，除了快速緩沖貯存內(nèi)存外，計算機(jī)通常有其它的快速緩沖儲存設(shè)備。舉例而言，系統(tǒng)有時便以主存儲器做為硬盤的快速緩沖儲存區(qū)。

您可能會想：既然靠近處理器的快速緩沖存儲器這么方便，為何并非所有的主存儲器都使用快速緩沖存儲器 ? 首先，快速緩沖貯存內(nèi)存通常使用一種稱為 SRAM (Static RAM) 的內(nèi)存芯片 , 和主存儲器所使用的 DRAM 相比，它比較昂貴，同時每 MB 也需要更多空間。并且快速緩沖貯存區(qū)只能提高整體系統(tǒng)性能表現(xiàn)到一定程度，快速緩沖貯存內(nèi)存的真正利益在于儲存最常用的指示。較大的快速緩沖貯存區(qū)能夠儲存較多的數(shù)據(jù)，但如果這些數(shù)據(jù)不常被使用，將其至于處理器附近并沒有太大利益。