FB-DIMM的全稱是“Fully Buffered DIMM(全緩存模組技術(shù))”，大家從其名稱中便可直觀了解到它的設計思想。如上面所述，F(xiàn)B-DIMM其實就是在一個標準DDR2內(nèi)存基礎(chǔ)上，增加了一枚用于數(shù)據(jù)中轉(zhuǎn)、讀寫控制的緩沖控制芯片。

該枚芯片承擔著以下幾方面的任務:第一，負責管理FB-DIMM的高速串行總線，承擔數(shù)據(jù)發(fā)送和接收的指派任務，這包含一組數(shù)據(jù)讀取的14位串行通路和一組用于數(shù)據(jù)寫入的10位通路;

第二，實現(xiàn)并行數(shù)據(jù)與串行數(shù)據(jù)流的翻譯轉(zhuǎn)換工作—我們知道，緩沖芯片從內(nèi)存中讀取出來的原始數(shù)據(jù)原本都為并行格式，它們在通過高速串行總線發(fā)送出去之前就必須先轉(zhuǎn)換為對應的串行數(shù)據(jù)流，而這個任務也必須由緩沖芯片來完成，反之，從內(nèi)存控制器傳來的串行數(shù)據(jù)流要轉(zhuǎn)成指定的并行格式，然后才能寫入到內(nèi)存芯片中，緩沖芯片自然也要承擔這個任務;

第三，緩沖芯片必須承擔多個模組的通訊聯(lián)絡任務，如果在一個內(nèi)存通道中存在多條FB-DIMM模組，那么各個FB-DIMM模組間的數(shù)據(jù)都是通過緩沖芯片來傳遞、轉(zhuǎn)發(fā)的。不難看出，緩沖芯片實際上是FB-DIMM的大腦，它承擔所有的控制、傳輸和中轉(zhuǎn)任務。

使用串行總線作為傳輸媒介，F(xiàn)B-DIMM便順理成章?lián)碛锌缭绞降母呓涌趲挕８鶕?jù)1.0版標準定義，F(xiàn)B-DIMM模組的串行總線有 3.2GHz、4.0GHz和4.8GHz三種頻率規(guī)格，而每條模組的有效位寬為24bit，所對應的接口帶寬便是9.6GBps、12GBps和 14.4GBps，遠遠超過了現(xiàn)有的DDR2內(nèi)存。

不過，如果你認為這就是FB-DIMM的實際性能，那你就錯了，F(xiàn)B-DIMM的接口帶寬與實際讀寫帶寬其實是兩個概念，前者所指的只是每個模組串行總線的最高帶寬，它在含義上類似串行ATA接口—串行ATA的總線帶寬達到150MBps，但這并不是指串行ATA硬盤能達到這個速度，代表的只是帶寬的最高值。

同樣，F(xiàn)B-DIMM的接口帶寬同樣如此，模組的實際性能仍取決于內(nèi)存芯片規(guī)格和模組位寬設計。如果采用DDR2-533芯片、64bit位寬設計，那么這條FB-DIMM的有效帶寬仍然只有4.2GBps，同現(xiàn)有的DDR2-533內(nèi)存完全一樣。FB-DIMM之所以能擁有高性能，關(guān)鍵在于串行傳輸技術(shù)讓它擺脫了并行總線難以實現(xiàn)多通道設計的問題，使得在計算機中引入六通道設計成為可能，借此達到傳統(tǒng)DDR體系難以想象的超高帶寬，這就是FB -DIMM的真正奧秘所在。

不過，引入緩沖設計也會產(chǎn)生一個新的問題。數(shù)據(jù)在傳輸過程中需要經(jīng)過緩沖和轉(zhuǎn)換，不可避免需要花費額外的延遲時間，對性能產(chǎn)生負面影響。但隨著工作頻率的提升，這個缺陷會變得越來越不明顯。為了保持信號穩(wěn)定，DDR2內(nèi)存的延遲時間將隨著工作頻率的提高而快速增加，而FB-DIMM的延遲時間增幅平緩，所以雖然現(xiàn)在FB-DIMM延遲較高，但當單條模組的帶寬達到4GBps左右時，F(xiàn)B-DIMM與DDR2內(nèi)存延遲時間相當，超過這個臨界點之后，DDR2內(nèi)存的延遲時間將明顯長于FB-DIMM。換句話說，F(xiàn)B-DIMM系統(tǒng)不僅具有更高的數(shù)據(jù)帶寬，而且延遲時間更短、反應速度更快。