DDR的總線一般分為3組，數(shù)據(jù)組、地址/控制組、時鐘組，其中，數(shù)據(jù)組由DQ數(shù)據(jù)線，DM數(shù)據(jù)屏蔽線，DQS鎖存線組成，他們之間有共同的等長關(guān)系。地址/控制組由地址和控制線組成，他們之間又是有共同的等長關(guān)系。

為什么兩組線與時鐘的等長關(guān)系不同？因為速率不同。目前DDR的時鐘基本上是采用源同步差分時鐘。數(shù)據(jù)線在時鐘的上升和下降源都采樣數(shù)據(jù)。地址/控制線僅在時鐘的上升沿采樣速據(jù)。數(shù)據(jù)的速率是同等時鐘SDRAM的兩倍，因此叫DDR，而地址的速率沒有增加。數(shù)據(jù)比時鐘的時序更緊張，因此等長關(guān)系會更嚴格。而時序電路的工作模式可以比較簡單的分成同步模式、源同步模式等等。

同步模式：時鐘是有晶振出，分別到達主芯片和memory芯片的

同步模式的時序計算，可以根據(jù)時鐘和地址以及時鐘和數(shù)據(jù)之間的時序關(guān)系圖來計算，

地址：

SETUP：Tck-Tcomax-Tflight-Tsu>0PC

HOLD:Tcomin+Tflight-Thold>0P

數(shù)據(jù)：

TO方向：Tck-Td1comax-Tdfilght-Tdsu2>0

                 Td1comin+Tdflight-Tdhold2>0

OFF方向:Tck-Td2comax-Tdfilght-Tdsu1>0

                 Td2comin+Tdflight-Tdhold1>0

其中Tco是clk to output valid

        Tsu 是set up time

        Thold 是hold time

具體的數(shù)值需要查找器件手冊

計算時序的一般步驟（僅供參考）：

1. 找到器件手冊，看清楚工作模式

2. 計算出能滿足時序要求的走線長度，可以結(jié)合布局，對信號進行仿真分析，尋找最佳的匹配方式，走線

3. 走線完畢記得進行驗證仿真

4. 測試信號的波形跟仿真的結(jié)果進行比較分析比較粗，具體的工作很繁雜的。