經(jīng)常有人會(huì)說支持DDR2的主板存在偷工減料的現(xiàn)象。事實(shí)上這是由于DDR2內(nèi)存中使用了一項(xiàng)新的ODT技術(shù)，它可以在提高內(nèi)存信號(hào)穩(wěn)定性的基礎(chǔ)上節(jié)省不少電器元件。主板終結(jié)是一種最為常見的終結(jié)主板內(nèi)干擾信號(hào)的方法。在每一條信號(hào)傳輸路徑的末端，都會(huì)安置一個(gè)終結(jié)電阻，它具備一定的阻值可以吸收反射回來的電子。但是目前DDR2內(nèi)存的工作頻率太高了，這種主板終結(jié)的方法并不能有效的阻止干擾信號(hào)。若硬要采用主板終結(jié)的方法得到純凈的DDR2時(shí)鐘信號(hào)會(huì)花費(fèi)巨額的制造成本。

ODT是On-Die Termination的縮寫，其意思為內(nèi)部核心終結(jié)。從DDR2內(nèi)存開始內(nèi)部集成了終結(jié)電阻器，主板上的終結(jié)電路被移植到了內(nèi)存芯片中。在內(nèi)存芯片工作時(shí)系統(tǒng)會(huì)把終結(jié)電阻器屏蔽，而對(duì)于暫時(shí)不工作的內(nèi)存芯片則打開終結(jié)電阻器以減少信號(hào)的反射。由此DDR2內(nèi)存控制器可以通過ODT同時(shí)管理所有內(nèi)存引腳的信號(hào)終結(jié)。并且阻抗值也可以有多種選擇。如0Ω、50Ω、75Ω、150Ω等等。并且內(nèi)存控制器可以根據(jù)系統(tǒng)內(nèi)干擾信號(hào)的強(qiáng)度自動(dòng)調(diào)整阻值的大小。

其實(shí)ODT技術(shù)的具體內(nèi)部構(gòu)造并不十分復(fù)雜。在內(nèi)存各種引腳與內(nèi)存模組的內(nèi)部緩沖器中間設(shè)有一個(gè)EMRS擴(kuò)展模式寄存器，通過其內(nèi)部的一個(gè)控制引腳可以控制ODT的阻抗值。系統(tǒng)可以使用2bit地址來定義ODT的四種工作狀態(tài)。（0Ω、50Ω、75Ω、150Ω）一旦ODT接到一個(gè)設(shè)置指令，它就會(huì)一直保持這個(gè)阻值狀態(tài)。直到接到另一個(gè)設(shè)置指令才會(huì)轉(zhuǎn)換到另一種阻值狀態(tài)。

當(dāng)向內(nèi)存寫入數(shù)據(jù)時(shí)，如果只有一條內(nèi)存，那么這條內(nèi)存就自己進(jìn)行信號(hào)的終結(jié)，終結(jié)電阻等效為150Ω。如果為兩條內(nèi)存，那么他們會(huì)交錯(cuò)的進(jìn)行信號(hào)的終結(jié)。第一個(gè)模組工作時(shí)，第二個(gè)模組進(jìn)行終結(jié)操作，等第二個(gè)模組工作時(shí)，第一個(gè)模組進(jìn)行終結(jié)操作，但等效電阻為75Ω。當(dāng)有三條內(nèi)存的時(shí)候，三條會(huì)交替進(jìn)行信號(hào)終結(jié)，但等效電阻為50Ω。

整個(gè)ODT的設(shè)置和控制都要通過EMRS中那個(gè)控制引腳來完成。因此這個(gè)引腳的響應(yīng)速度成為了ODT技術(shù)中的關(guān)鍵因素。ODT工作時(shí)有兩種基本模式：斷電模式和其他模式。其中其他模式還包括激活模式和備用模式。ODT從工作到關(guān)閉所用的時(shí)差叫做tAONPD延遲，最少僅2個(gè)時(shí)鐘周期就可以完成，最多5個(gè)時(shí)鐘周期。ODT從關(guān)閉到工作所用的時(shí)差叫做tAOFPD延遲，最少僅2個(gè)時(shí)鐘周期完成，最大需要五個(gè)時(shí)鐘周期。由于開啟和休眠的切換如此迅速，內(nèi)存可以在不影響性能的前提下充分的進(jìn)行“休息”。

ODT技術(shù)的優(yōu)勢(shì)非常明顯。第一，去掉了主板上的終結(jié)電阻器等電器元件，這樣會(huì)大大降低主板的制造成本，并且也使主板的設(shè)計(jì)更加簡(jiǎn)潔。第二，由于它可以迅速的開啟和關(guān)閉空閑的內(nèi)存芯片，在很大程度上減少了內(nèi)存閑置時(shí)的功率消耗。第三，芯片內(nèi)部終結(jié)也要比主板終結(jié)更及時(shí)有效，從而減少了內(nèi)存的延遲等待時(shí)間。這也使得進(jìn)一步提高DDR2內(nèi)存的工作頻率成為可能。