DDR是雙倍數(shù)據(jù)速率(Double Data Rate)。DDR與普通同步動態(tài)隨機(jī)存儲器（DRAM）非常相象。普通同步DRAM（現(xiàn)在被稱為SDR）與標(biāo)準(zhǔn)DRAM有所不同。標(biāo)準(zhǔn)的DRAM接收的地址命令由二個地址字組成。為接省輸入管腳，采用了多路傳輸?shù)姆桨?。第一地址字由原始地址選通（RAS）鎖存在DRAM芯片。緊隨RAS命令之后，列地址選通（CAS）鎖存第二地址字。經(jīng)過RAS和CAS，存儲的數(shù)據(jù)可以被讀取。

同步動態(tài)隨機(jī)存儲器（SDR DRAM)由一個標(biāo)準(zhǔn)DRAM和時鐘組成，RAS、CAS、數(shù)據(jù)有效均在時鐘脈沖的上升邊沿被啟動。根據(jù)時鐘指示，可以預(yù)測數(shù)據(jù)和剩余指令的位置。因而，數(shù)據(jù)鎖存選通可以精確定位。由于數(shù)據(jù)有效窗口的可預(yù)計(jì)性，所以可將存儲器劃分成4個區(qū)進(jìn)行內(nèi)部單元的預(yù)充電和預(yù)獲取。通過脈沖串模式，可進(jìn)行連續(xù)地址獲取而不必重復(fù)RAS選通。連續(xù)CAS選通可對來自相同源的數(shù)據(jù)進(jìn)行再現(xiàn)。

DDR存儲器與SDR存儲器工作原理基本相同，只不過DDR在時鐘脈沖的上升和下降沿均讀取數(shù)據(jù)。新一代DDR存儲器的工作頻率和數(shù)據(jù)速率分別為200MHz和266MHz，與此對應(yīng)的時鐘頻率為100MHz和133MHz。

盡管DDR存儲器與SDR相似，但是數(shù)據(jù)頻率的翻倍確實(shí)對測試工程師提出了挑戰(zhàn)。測試儀不僅要以加倍頻率鎖存數(shù)據(jù)讀取，而且還要以加倍頻率寫數(shù)據(jù)。這要求有二個DDR測試區(qū)以便進(jìn)行單獨(dú)測試。

1、芯片級測試

DDR芯片測試既在初期晶片階段也在最后封裝階段進(jìn)行。采用的測試儀通常是自動測試存儲器測試儀，其價(jià)值一般在數(shù)百萬美元以上。測試儀的核心部分是一臺可編程的高分辨信號發(fā)生器。測試工程師通過編程來模擬實(shí)際工作環(huán)境；另外，他也可以對計(jì)時脈沖邊沿前后進(jìn)行微調(diào)。

自動測試儀（ATE）系統(tǒng)也存在缺陷。它產(chǎn)生的任意波形數(shù)量受制于其本身的后備映象隨機(jī)存儲器和算法生成程序。由于映象隨機(jī)存儲器深度的局限性，使波形只能在自己的循環(huán)內(nèi)重復(fù)。因?yàn)镈DR帶寬和速度是普通SDR的二倍，所以波形變化也應(yīng)是其二倍。因此，測試儀的映象隨機(jī)存儲器容量會很快被消耗殆盡。為此，要保證一定的測試分辨率，就必須增大測試儀的內(nèi)存。

建立測試頭也是一個棘手的問題。因?yàn)镈DR存儲器的數(shù)據(jù)讀取窗口僅有1—2ns，所以管腳驅(qū)動器的上升和下降時間非常關(guān)鍵。為保證在數(shù)據(jù)眼中心進(jìn)行信號轉(zhuǎn)換，需要較好的管腳驅(qū)動器轉(zhuǎn)向速度。

在頻率為266MHz時，開始出現(xiàn)傳輸線反射。設(shè)計(jì)工程師發(fā)現(xiàn)在設(shè)計(jì)測試平臺時必須遵循直線律。為保證信號的統(tǒng)一性，必須對測試頭布局進(jìn)行傳輸線模擬。管腳驅(qū)動器強(qiáng)度必須能最大限度降低高頻反射。

2、測試頭設(shè)計(jì)模擬

針對測試的設(shè)計(jì)（DFT）當(dāng)然收人歡迎，但卻不現(xiàn)實(shí)。因?yàn)樽詣訙y試儀的所需的測試時間與花費(fèi)正比于存儲器芯片的存儲容量。顯然測試大容量的DDR芯片花費(fèi)是相當(dāng)可觀的。新型DDR芯片的通用DFT功能一直倍受重視，所以人們不斷試圖集結(jié)能有效控制和觀察的內(nèi)部節(jié)點(diǎn)。專用DFT技術(shù)如：工業(yè)標(biāo)準(zhǔn)化委員會在JEDEC會上提出的：采用并行測試模式進(jìn)行多重陣列測試。不幸的是由于考慮到芯片電路尺寸，該方案沒有被采納。DDR作為一種商品，必須最大限度減小芯片尺寸來保持具有競爭力的價(jià)位。

3、存儲器模塊測試

對存儲器模塊測試的要求是千差萬別的。DDR模塊的制造商假定已經(jīng)進(jìn)行過芯片級半導(dǎo)體故障的測試，因而他們的測試也就集中在功能練習(xí)和組裝錯誤方面。通過采用DDR 雙列直插存儲器模塊和小型雙列直插存儲器模塊，可以有三種不同存儲器模塊測試儀方案：

雙路讀取DDR測試結(jié)果。這恐怕是最簡單的測試儀方案。大多數(shù)的測試儀公司一般僅對他們現(xiàn)有的SDR測試儀作一些很小的改動就將它們作為DDR測試儀推出。SDR測試儀的寫方式是將同一數(shù)據(jù)寫在連續(xù)排列的二個位上。在讀取過程中，SDR測試儀能首先讀DDR模塊的奇數(shù)位數(shù)據(jù)。然后，通過將數(shù)據(jù)鎖存平移半個時鐘周期，由第二通道讀偶數(shù)位。這使得測試儀能完全訪問DDR存儲器單元。該方法沒有包括真脈沖串測試，而且也不是真循環(huán)周期測試。

采用實(shí)時專用集成電路（ASIC）控制器設(shè)計(jì)DDR測試儀并不難。畢竟，新型ASIC集成塊可以很容易達(dá)到所需的266MHz頻率。然而，考慮到測試儀體積與價(jià)格方面的因素，采用場編程門陣列（FPGA）作邏輯核心則更具競爭力。

采用FPGA設(shè)計(jì)266MHz存儲器控制器確實(shí)是一個挑戰(zhàn)，因?yàn)樗仨毷褂?.18微米線寬的芯片來實(shí)現(xiàn)上述性能。即使我們可以得到0.18微米線寬的芯片，但整個制備方案還沒有進(jìn)行全面的審核。我們必須與FPGA的分銷商門合作，以克服所有障礙。

我們需要的測試儀不僅僅是價(jià)格便宜，而且應(yīng)當(dāng)有一定的速度和測試精度。無論其它測試方法如何，存儲器模塊制造商一直在尋找超級母板模擬器。他們認(rèn)為最佳測試應(yīng)當(dāng)在處于實(shí)際工作環(huán)境中的母板上進(jìn)行。然而，制造商們也清楚PC機(jī)母板本身也存缺陷如：引導(dǎo)速度慢、測試時間長、插槽壽命短，這些均妨礙了它在模塊測試儀上的應(yīng)用。

由于技術(shù)上的突破，上述問題可以通過專門的軟件和硬件設(shè)計(jì)解決。制造商們準(zhǔn)備采用X86處理器和PC芯片組設(shè)計(jì)生產(chǎn)新型DDR模塊測試儀。它將通過專門的測試操作系統(tǒng)大大降低引導(dǎo)時間，另外采用高速緩沖運(yùn)算與專用軟件算法結(jié)合延長雙列直插式存儲器模塊（DIMM）插槽壽命。這意味著在更換測試器件時不必關(guān)電源和重新引導(dǎo)系統(tǒng)。當(dāng)然，新型測試儀并不等于母板，它僅是一種優(yōu)化性能的測試儀。它還將配備重載測試插槽。

4、DDR DIMM模塊測試處理

模塊測試儀最重要的部分是自動處理器。處理器一般采用鍍金連接器以保證與存儲器模塊良好的電接觸。在頻率為266MHz時，2英寸長的連接器將會造成測試信號極大衰減。為解決上述難題，一種新型處理器面市了。它采用普通手動測試儀的插槽。測試儀可以模擬手動插入，平穩(wěn)地接入待測模塊的插槽；一旦測試完成，模塊又可以平穩(wěn)地從插槽中拔出。