Enhanced SDRAM (ESDRAM 增強型同步動態(tài)內(nèi)存)
為了提高標準內(nèi)存模塊的速度與效率，某些制造廠將一小部份的 SRAM 直接合并于芯片上，制成一個芯片上的快速緩沖儲存區(qū) ESDRAM 本身是一個 SDRAM 加上一個小容量的 SRAM 快速緩沖儲存區(qū)，使運作速度達到 200MHz 。就如同外部 SRAM 快速緩沖儲存區(qū)，快速緩沖儲存 DRAM 的目標在于將最常使用的數(shù)據(jù)置于 SRAM Cache 以將來回從速度較慢的 DRAM 存取的動作減到最少。在芯片上的快速緩沖儲存區(qū)的其中一項優(yōu)點在于它能夠給予 SRAM 與 DRAM 間更寬的總線，并實際提高 DRAM 的速度與頻寬。

Fast Cycle RAM (FCRAM 快速循環(huán)內(nèi)存)
FCRAM 是由 Toshiba 與 Fujitsu 為特殊設(shè)備系統(tǒng)所共同研究開發(fā)的，例如高階服務(wù)器、打印機與電信轉(zhuǎn)接系統(tǒng)。它包括內(nèi)存數(shù)組分割以及內(nèi)部流水線設(shè)計以加速隨機存取以及減少電力消耗。

SynLink DRAM (SLDRAM 同步鏈接動態(tài)內(nèi)存)
雖然目前已被視為過時， SLDRAM 為一些 DRAM 制造廠在 90 年代末期共同研發(fā)以取代 Rambus 技術(shù)。

Virtual Channel Memory (VCM 虛擬信道內(nèi)存)
1999 年由于 SDRAM 在市場上大為缺貨，而由日本 NEC 恩益禧搭配一些主機板廠商及芯片組 (Chipset) 業(yè)者，大力推廣所謂的 VCM 模塊技術(shù)，而為消費者廣為接受，日本 NEC 更希望一舉將 VCM 的規(guī)格推向工業(yè)級標準 ， VCM 技術(shù)使不同 “ 群 ” 的內(nèi)存能夠利用本身的緩沖存儲器獨立與內(nèi)存控制器通訊。由此，不同的系統(tǒng)作業(yè)便能夠分配到自己的 “ 虛擬通道 (Virtual Channel)” ，而和一項作業(yè)相關(guān)的信息便不與其它同時執(zhí)行之作業(yè)共享緩沖存儲器空間，使系統(tǒng)效率更高。

 Flash Memory ( 閃存)
閃存是一種固態(tài)、不易揮發(fā)、可復(fù)寫的內(nèi)存，其運作方式就像隨機存取內(nèi)存與硬盤的混合體。就像 DRAM ，閃存將數(shù)據(jù)位儲存在內(nèi)存單位 (cell) 中，但是跟硬盤一樣，當電源關(guān)閉后數(shù)據(jù)仍保留在內(nèi)存上，由于它的高速持久性以及低電壓需求，閃存非常適合在許多設(shè)備中使用，例如數(shù)字相機、行動電話、打印機、掌上型計算機、呼叫器、以及錄音機。

錯誤檢測 (Error Checking)
確保儲存數(shù)據(jù)的完整性是內(nèi)存設(shè)計上很重要的一環(huán)，達成這個要求的兩項最重要的方式為 Parity 與 error correction code (ECC) 。

在歷史上， parity 是最常被使用的數(shù)據(jù)匯整方法。 Parity 能夠偵查，但不能修正到小至一位的錯誤； Error Correction Code (ECC) 是一種能夠偵查并修正單位元錯誤的更廣泛之數(shù)據(jù)完整性檢測。

越來越少個人計算機制造廠在設(shè)計中支持數(shù)據(jù)完整性檢測，這是由于下列幾個原因，

•  借著除去較一般內(nèi)存昂貴的 parity 內(nèi)存，生產(chǎn)商便能降低計算機的價格

•  某些制造廠所生產(chǎn)的內(nèi)存產(chǎn)品品質(zhì)的提升以及內(nèi)存錯誤頻率的降低，修正了這種傾向的不足。

數(shù)據(jù)完整性檢查的種類依照計算機系統(tǒng)的用途而有所不同，如果這部計算機的地位非常重要例如，做為服務(wù)器，那么一個支持數(shù)據(jù)完整性檢測的計算機就非常理想。大致上 :

• 絕大多數(shù)被設(shè)計為高端服務(wù)器的計算機會支持 ECC 內(nèi)存。
• 絕大多數(shù)低價位的家用或是小型企業(yè)用的計算機會支持無 parity 內(nèi)存

同位 Parity

當parity 功能在計算機系統(tǒng)中被使用時，每八位的數(shù)據(jù)便有一個 parity 位與其同時儲存在 DRAM 中。兩種同位 (parity) 協(xié)議 – 奇同位 (Odd Parity) 與偶同位 (Even Parity )– 以類似的方式運作。

下面的表格表示 Odd Parity 與 Even Parity 的運作方式。處理過程相同，但特性相反。

同位也有其限制。舉例而言，同位只能偵測錯誤而不能修正；這是因為同位技術(shù)無法判斷找出八位中的錯誤位。

此外，當多個位無效而數(shù)據(jù)滿足所使用的奇同位或偶同位條件，同位電路便無法找出錯誤。舉例而言，當一個有效的 0 變成無效的 1 而有效的 1 變成無效的 0 ，兩個錯誤便相互抵消而同位電路便無法發(fā)現(xiàn)錯誤。所幸，這種情況發(fā)生的機會相當微小。

ECC 錯誤修正碼檢查
Error Correction Code 是一種主要用在高階個人計算機以及檔案服務(wù)器中的數(shù)據(jù)完整性檢測。 ECC 與 Parity 檢測的重要不同點在于 ECC 能夠偵測并修正單位元錯誤，使用 ECC 時，單位元錯誤修正通常在使用者發(fā)現(xiàn)錯誤之前就已經(jīng)完成。依照使用的內(nèi)存控制器的不同， ECC 也能夠偵測到少見的 2,3,4 位錯誤，雖然 ECC 能夠偵測到這些錯誤 , ，并不能修正這些錯誤。但是，有些形式較復(fù)雜的 ECC 便能修正多位錯誤。

利用一種特別的數(shù)學(xué)規(guī)則系統(tǒng)，并與內(nèi)存控制器結(jié)合， ECC 電路在存入內(nèi)存的數(shù)據(jù)位中加入 ECC 位，當 CPU 向內(nèi)存要求數(shù)據(jù)時 , 內(nèi)存控制器將 ECC 位譯碼并判段是否有一個或是多個損壞字節(jié)。如果有單位元錯誤， ECC 電路便修正該位，如果發(fā)生多位錯誤， ECC 電路便回報同位錯誤。

其它特點
除了規(guī)格、內(nèi)存技術(shù)、以及錯誤偵測方式以外，還有幾個了解與選擇內(nèi)存產(chǎn)品時須要了解的重要特點。

速度
內(nèi)存零件與模塊的速度是最佳化內(nèi)存配置時最重要的條件。事實上，所有的計算機系統(tǒng)指明內(nèi)存零件的速度，這些指示必須被遵守以確保內(nèi)存兼容性。這個部分將介紹三種測量內(nèi)存零件與模塊速度的方式，存取時間 , 兆赫 , 與字節(jié) / 秒。

存取時間
在 SDRAM 出現(xiàn)前，內(nèi)存速度是以存取時間來表示，以奈秒為單位。內(nèi)存模塊的存取時間表示模塊送出所要求的數(shù)據(jù)所需的時間，所以，越小的數(shù)字代表越短的存取時間。常見的速度為 80ns 、 70ns 以及 60ns ，很多時候，模塊的速度能夠從模塊的型號辨認，以 “ -6” 結(jié)尾代表 60ns, 以 “ -7” 代表 70ns ，以此類推。

絕大多數(shù)時候，您能夠在計算機系統(tǒng)上使用與標示系統(tǒng)指定速度相同或更快的內(nèi)存零件，舉例而言，如果系統(tǒng)要求 70ns 內(nèi)存，使用 70ns 及 60ns 內(nèi)存通常不會有問題。但是有些較老的系統(tǒng)在系統(tǒng)啟動時會檢查內(nèi)存 ID 的標示速度 , 并且只會在認可指定速度后啟動，舉例而言 , 如果系統(tǒng)指定速度為 80ns, 不同的速度便不會被接受 , 即使它比較快。許多這樣的情況下 , 這種系統(tǒng)所使用的模塊仍然能夠裝配速度較高的芯片 , 但是模塊的 ID 會被設(shè)定在比較慢的速度以確保系統(tǒng)的兼容性 這就是模塊上標示的速度有時與實際速度不同的原因。

如同前面所說的 , 處理器的速度與內(nèi)存的速度通常不是一樣的，內(nèi)存的速度受到內(nèi)存總線速度的限制 , 處理過程中速度最慢的一環(huán)。

每秒的字節(jié)數(shù) (Bytes per Second)
一開始將百萬赫茲數(shù)轉(zhuǎn)換為字節(jié)數(shù) / 秒可能會令人感到困惑，轉(zhuǎn)換過程中最重要的兩項數(shù)據(jù)是速度 (MHz) 以及總線寬度 ( 位 ) 。

總線寬度：如果您有一個 8 位總線，那么 8 位，或一個字節(jié)的數(shù)據(jù)可以一次透過總線傳輸，如果您有一個 64 位總線，那么 64 位或 8 字節(jié)的數(shù)據(jù)可以一次透過總線傳輸。

總線速度：如果內(nèi)存總線速度是 100MHz ，這代表每秒一億時鐘周期，一般來說，每個時鐘周期能夠傳輸一個 Pack 的信息，如果這個 100MHz 總線的寬度是 1 字節(jié)，那么數(shù)據(jù)便能以每秒 100MB 的速度傳輸；在 100MHz 的 64- 位寬的總線上，數(shù)據(jù)以每秒 800MB 的速度傳輸。

Rambus 模塊速度有時以 MHz 表示，有時以 MB/ 秒表示。有一型 Rambus 模塊以 400MHz 的速度運作，但由于 Rambus 可以在一個時鐘周期中傳輸兩組，而非一組數(shù)據(jù)，模塊速度便是 800MHz 有時稱為 PC800 由于 Rambus 總線寬度為 16 位，或 2 字節(jié)寬，數(shù)據(jù)以每秒 1600MB, 或 1.6GB 的速度傳輸用相同的方法運算 ,PC600 Rambus 模塊以每秒 1.2GB 的速度傳輸數(shù)據(jù)。

Registers與Buffers
Registers 以及 Buffers 以 “ 重新驅(qū)動 (re-driving)” 憶體芯片中控制信號的方式改善內(nèi)存運作，它們能夠被裝置在內(nèi)存模塊外或是安裝在內(nèi)存模塊上。將 Registers 與 Buffers 放置在內(nèi)存模塊上能使系統(tǒng)容納更多內(nèi)存模塊。這類模塊通常在服務(wù)器或是高階工作站計算機中發(fā)現(xiàn)。在升級時必須注意的是 , 無 buffers 及有 buffers ( 或 Registers) 的內(nèi)存模塊不能夠混用。

Buffering (EDO 以及 FPM) ：在 EDO 以及 FPM 模塊中，重新驅(qū)動信號的過程稱為 Buffering 使用 Buffering 并不會降低效能表現(xiàn)。 Registering (SDRAM) ：在 SDRAM 中，信號驅(qū)動的過程稱為 Registering. Registering 與 Buffering 相似 , 除了在 Registering 程序中, 數(shù)據(jù)進出 Register 都由系統(tǒng)時鐘計時，具有 Register 功能的模塊較沒有 Register 功能的模塊稍慢，由于 Register 程序需要一個時鐘周期來完成。

有Buffer 及無Buffer 模塊的比較它們各有不同的Keys 數(shù)目以確保兩者不被混用。

Multiple-Banked 模塊
Multiple-Banked 模塊給與芯片使用更多彈性空間。 Multiple Banking 使內(nèi)存設(shè)計師能夠?qū)⒛K分成數(shù)個部分，于是在計算機系統(tǒng)中能等同多于一個模塊。這樣的設(shè)計等同于計算機中的多組內(nèi)存插槽：系統(tǒng)一次從一組內(nèi)存中存取，不管記憶庫中有多少內(nèi)存插槽。

有些人將 “ 雙面 (double-sided)” 與 “dual-banked” 兩個名詞混淆，以下解釋： “ 雙面 (double-sided)” 指的是芯片實際上被安裝在模塊的正反兩面上，而 “Dual-banked” 是指模組是透過電學(xué)方式分為兩個部分。

錫 vs. 金
內(nèi)存模塊的連接點是用錫制或金制。金的傳導(dǎo)較錫良好，但是由于錫的價值較金便宜很多，在 90 年代初期，計算機制造廠開始在系統(tǒng)主機板插槽中使用錫制連接點以降低成本。如果在購買內(nèi)存時能夠選擇，意即同時有配備金質(zhì)連接點與錫制連接點的模塊能夠選擇，最好能夠搭配模塊插槽所使用的金屬選擇。使用同樣的金屬能夠避免腐蝕。

更新速度
更新速度是指將內(nèi)存芯片中的內(nèi)存單位重新充電的程序。計算機內(nèi)存的內(nèi)部被規(guī)劃成行列式的內(nèi)存數(shù)組，就像棋盤上的格子，而每縱列再以芯片上的 I/O 寬度加以分割，整個行列組織稱為 DRAM 數(shù)組。 DRAM 被稱為 “ 動態(tài) ” 隨機存取內(nèi)存，由于它每秒必需被更新，或重新充電數(shù)千次以儲存數(shù)據(jù)，由于內(nèi)存單位被規(guī)劃在儲存電能微小的電容四周，它們必須被更新。這些電容以類似微小電池的方式運作，在不充電的狀況下即失去除儲存的電能，同時從內(nèi)存數(shù)組中讀取數(shù)據(jù)的過程消耗儲存的電能，所以讀取數(shù)據(jù)前內(nèi)存單位必須重新充電。

內(nèi)存單位以每次一行的方式更新 ( 通常每更新周期一行 ) ， “ 更新速度 ” 并不是指更新內(nèi)存所需的時間，而是指更新整個內(nèi)存數(shù)組所需更新的行數(shù)。舉例而言， 2K 的更新速度指更新整個數(shù)組時需要更新 2048 行，同樣的， 4K 更新速度指需要更新4096 行。

一般來說，系統(tǒng)中的內(nèi)存控制器起始更新作業(yè)。但是有些芯片能夠自行更新，這代表這些 DRAM 芯片永有自己的更新電路而不需中央處理器以或外部內(nèi)存控制器干涉，自行更新芯片能夠大幅減少電力消耗 , 并且常用于攜帶式計算機。

CAS Latency
CAS latency 是指對 DRAM 芯片上某一行下達要求所需要的時間， Latency 是計算延遲的單位，所以 “CL 2” CAS latency 系數(shù)指延遲兩個時鐘周期，而 “CL 3” latency 系數(shù)指延遲三個時鐘周期。 SDRAM 剛推出時，制造 CAS latency 系數(shù)低于 CL2 的芯片很困難。雖然有些指示要求 CL2 ，但許多模塊在 CAS latency 系數(shù)為 CL3 時仍可正常運作。

散熱器及散熱片

隨著內(nèi)存零件的速度提高，芯片密度隨之提高，而更多電路也被壓縮規(guī)劃入更小的電路板上，多余熱能的分散成為更重要的問題。近年來新的處理器已經(jīng)加入風(fēng)扇設(shè)計，新的內(nèi)存模塊設(shè)計使用散熱器以及散熱片來維持安全運作溫度。

Serial Presence Detect (SPD) 與 Parallel Presence Detect (PPD)
計算機系統(tǒng)開機時必需檢查內(nèi)存模塊的配置以確保正常運作， Parallel Presence Detect 是使用數(shù)個電阻傳導(dǎo)所需數(shù)據(jù)的傳統(tǒng)方式， PPD 是 SIMM 模塊以及某些 DIMM 模塊所使用的識別方式 Serial Presence Detect 使用 EEPROM(Electrically Erasable Programmable Read-Only Memory) 儲存模塊的相關(guān)信息。

EPROM 是一種能夠記錄內(nèi)存模塊不同相關(guān)信息的芯片，這些信息包括模塊容量、速度、內(nèi)存種類、甚至制造廠名字。開機時，中央處理器使用這些信息來了解系統(tǒng)中所使用的內(nèi)存種類并依此調(diào)整設(shè)定。 EEPROM(Electrically Erasable Programmable Read-Only Memory) 芯片 ( 有時稱為 E2PROM) 與 EPROM 的不同處在于它被修改時不需要從計算機中取出，但是它必需全部同時，而不能選擇性的，清除或重設(shè)，同時它也有一定的壽命，就是它只能夠被重設(shè)一定次數(shù)。

Clock Line 數(shù)目 (2-Clock vs. 4-Clock)
SDRAM 內(nèi)存芯片需要連接內(nèi)存模塊與系統(tǒng)時鐘的 Clock lines “2-Clock” 代表有兩條 clock line 與模塊相連，而 “4-Clock” 代表有四條 clock line 與模塊相連。最早的 Intel 設(shè)計為 2-Clock ，由于內(nèi)存模塊上只有八個芯片，后來， 4-Clock 設(shè)計的發(fā)展減少了每條 clock line 所連接的芯片，藉此減低每條 clock line 的負載并加快數(shù)據(jù)通訊。

電壓
隨著 DRAM 芯片間距離減少以及散熱重要性增加，內(nèi)存模塊上的電壓持續(xù)降低。從前大多數(shù)的計算機系統(tǒng)以五伏特的標準電壓運作。小型筆記型計算機首先使用 3.3 伏特芯片，這不只是因為溫度問題，由于低電壓芯片使用較少電力，于是能夠延長電池壽命。目前大多數(shù)桌上型計算機也使用標準 3.3 伏特內(nèi)存，但是隨著產(chǎn)品尺寸繼續(xù)縮小以及零件越來越接近， 3.3 伏特內(nèi)存正快速的被 2.5 伏特芯片所取代。

合成 vs. 非合成 (Composite vs. Non-Composite)
合成與非合成最早被蘋果計算機使用在分辨容量相同但是使用不同數(shù)目芯片的模塊。當業(yè)界正處于一個芯片密度生產(chǎn)過度期時，一般來說會有一段時間能夠生產(chǎn)，例如，具有 8 個新容量芯片或是 32 個舊容量芯片的模塊。蘋果計算機將使用最新技術(shù)以及較少芯片的模塊稱為“非合成”, 而使用較早期的技術(shù)與較多芯片的模塊稱為“合成” 。由于一個模塊上安裝 32 個芯片可能產(chǎn)生過熱以及空間問題，蘋果計算機通常建議客戶使用非合成模塊。